Docket No. 220449US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Satoru TANAKA

SERIAL NO: NEW APPLICATION

FILED:

HEREWITH

FOR:

IMAGE PROCESSING APPARATUS

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

WASHI	NGTON, D.C. 20231				• '		
SIR:		•				•	
☐ Full benefit of the filing date of U.S. of 35 U.S.C. §120.		Application Serial Number , filed		, is claimed pursuant to the provisions			
	benefit of the filing date of U.S. provisions of 35 U.S.C. §119(e).	Provisional Application Serial Number			, filed	, is claimed pursu	ant to
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.							
In the m	atter of the above-identified appli	cation for pat	ent, notice is herel	by given tha	it the applica	nts claim as priority:	
<u>COUN'</u> Japan	ΓRY	APPLICAT 2001-068304	ION NUMBER		MONTH/D March 12, 2		
Certifie	d copies of the corresponding Cor	vention Appl	ication(s)				
\boxtimes	are submitted herewith						
will be submitted prior to payment of the Final Fee							
	were filed in prior application Ser	rial No.	filed				
_	were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.						
	(A) Application Serial No.(s) wer	e filed in prio	r application Seria	ıl No.	filed	; and	
	(B) Application Serial No.(s)						
	☐ are submitted herewith						
	☐ will be submitted prior to p	payment of the	Final Fee				
			_				ė

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

GAU:

EXAMINE


Marvin J. Spivak

Registration No. 24,913

C. Irvin McClelland Registration Number 21,124



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 3月12日

出 願 番 号
Application Number:

特願2001-068304

[ST.10/C]:

[JP2001-068304]


出 願 人 Applicant(s):

株式会社リコー

2002年 1月11日

特許庁長官 Commissioner, Japan Patent Office





特2001-068304

【書類名】 特許願

【整理番号】 0009606

【提出日】 平成13年 3月12日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 3/12

【発明の名称】 画像処理装置

【請求項の数】 6

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 田中 智

【特許出願人】

【識別番号】 000006747

【住所又は居所】 東京都大田区中馬込1丁目3番6号

【氏名又は名称】 株式会社リコー

【代表者】 桜井 正光

【代理人】

【識別番号】 100093920

【弁理士】

【氏名又は名称】 小島 俊郎

【手数料の表示】

【予納台帳番号】 055963

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9808449

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

画像処理装置

【特許請求の範囲】

【請求項1】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有し、該メモリを描画用メモリとし、該描画用メモリに描画し、前記描画用メモリから読み出した画像を直接エンジンに転送することを特徴とする画像処理装置。

【請求項2】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有し、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポートを挟んで存在するメモリをローカルメモリとしたとき、該描画用メモリに描画し、前記描画用メモリから読み出した画像をグラフィックスポートを通して前記ローカルメモリに蓄積し、前記ローカルメモリから読み出した画像をエンジンに転送することを特徴とする画像処理装置。

【請求項3】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有し、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポートを挟んで存在するメモリをローカルメモリとしたとき、該描画用メモリに描画し、前記描画用メモリから読み出した画像をグラフィックスポートを通して圧縮器を経由して前記ローカルメモリに圧縮符号を蓄積し、前記ローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像を前記ローカルメモリに蓄積し、前記ローカルメモリから読み出した画像をエンジンに転送することを特徴とする画像処理装置。

【請求項4】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有し、該メモリを描画用メモリとし、該描画用メモリに描画し、CPUによりソフトウエアで圧縮して前記描画

用メモリに蓄積し、前記グラフィックスポートを通してローカルメモリから読み 出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接 転送することを特徴とする画像処理装置。

【請求項5】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有し、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、前記描画用メモリに描画し、CPUによりソフトウエアで圧縮して前記描画用メモリに蓄積し、DMAコントローラにより描画用メモリから読み出した圧縮符号を前記ローカルメモリに転送し、前記ローカルメモリに圧縮符号を蓄積し、前記ローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接転送することを特徴とする画像処理装置。

【請求項6】 少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有し、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、前記描画用メモリに描画し、CPUによりソフトウエアで圧縮して前記描画用メモリに蓄積し、グラフィックスポートを通して前記描画用メモリから読み出した圧縮符号を伸長器を通して画像に伸長し、前記ローカルメモリに画像を蓄積し、前記ローカルメモリから読み出した画像をエンジンに転送することを特徴とする画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は画像処理装置に関し、特に高速化を図る画像処理装置に関する。

[0002]

【従来の技術】

従来、アクセラレイテッド(以下AGPと略す)と呼ばれるインターフェース (以下I/Fと略す)に接続されたASICを経由してエンジンと接続する場合 、CPUが描画するメモリがローカルメモリ(以下MEM-Cと略す)と描画用 メモリ(以下MEM-Pと略す)があるため、画像パスとして複数のパスが考え られる。また、ASICには圧縮機能/データ転送機能があり、符号の送り先も 複数のパスが存在する。

[0003]

図16は従来の画像処理装置の構成を示すブロック図である。同図において、CPU1603はASIC1602と接続され、プログラムはROM1604に格納されている。ASIC1602はCPU1603からの実行コードの読み出し要求を受けると、ROM1604にアドレスを出力してデータを読み出す。読み出されたデータはCPU1603に渡され、実行される。従来、コントローラ1601はPCI1609を介してエンジン1610と接続され、CPU1603がホストI/F1606から受信したページ記述言語で書かれた描画命令を解釈して、MEM-C1605上にページバッファ1611を確保して、そのバッファに描画する。ページへの描画が完了するとエンジン1610にコマンドを発行して、エンジン1610はMEM-C1605のページバッファ1611から画像を読み出す。また、ジャムバックアップのために、ページバッファ1611のデータをHDD1608に格納する。必要に応じてメッセージを操作部1607に表示し、ユーザからの応答を操作部1607から受け取る。

[0004]

【発明が解決しようとする課題】

しかしながら、AGPに接続されたASICが持つPCIインターフェースの 先にエンジンを接続し、そのエンジンがPCIのバスマスタになって画像を読む とき、描画用メモリ側に画像があるとAGPのバスの応答性によりエンジンまで 画像を転送するのに時間がかかる。その結果高速なエンジンでは描画用像メモリ に画像を蓄積しておくことができない。

[0005]

本発明はこれらの問題点を解決するためのものであり、高速なエンジンにも対応可能な画像処理装置を提供することを目的とする。

[0006]

【課題を解決するための手段】

前記問題点を解決するために、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。そして、このメモリを描画用メモリとし、描画用メモリに描画し、描画用メモリから読み出した画像を直接エンジンに転送する。よって、簡単なハード構成で高速なエンジンにも対応できる。

[0007]

また、他の発明としての画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポートを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、描画用メモリから読み出した画像をグラフィックスポートを通してローカルメモリに蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって、描画用メモリからローカルメモリに画像を転送することにより、高速なエンジンにも対応することができる。

[0008]

更に、他の発明としての画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポートを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、描画用メモリから読み出した画像をグラフィックスポートを通して圧縮器を経由してローカルメモリに圧縮符号を蓄積する。ローカルメモリから読み出した圧縮符号を蓄積する。ローカルメモリから読み出した圧縮符号をする。ローカルメモリから読み出した正の像をローカルメモリに蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって、メモリの使用効率を上げることができ、高速なエンジンにも対応できる。

[0009]

また、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。そして、メモリを描画用メモリとし、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。グラフィックスポートを通してローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接転送する。よって、高速なエンジンにも対応できる。

[0010]

更に、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。DMAコントローラにより描画用メモリから読み出した圧縮符号をローカルメモリに転送し、ローカルメモリに圧縮符号を蓄積し、ローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接転送する。よって、高速なエンジンにも対応できる。

[0011]

また、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。グラフィックスポートを通して描画用メモリから読み出した圧縮符号を伸長器を通して画像に伸長し、ローカルメモリに画像を蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって、高速なエンジンにも対応できる。

[0012]

【発明の実施の形態】

本発明の画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。このメモリを描画用メモリとし、描画用メモリに描画し、描画用メモリから読み出した画像を直接エンジンに転送する。よって、高速なエンジンにも対応できる。

[0013]

【実施例】

図1は本発明の画像処理装置の構成を示すブロック図である。はじめに、本発明の画像処理装置の基本動作を説明する。

[0014]

「エンジン110はPCI109を介してコントローラ101と接続される。プ リンタに電源が投入されるとCPU102は図示されていないがサウスブリッジ (以下SBと略す)105の先のBIOSから起動を開始して、ノースブリッジ (以下NBと略す)103の初期化、SB105の初期化を行う。その初期化の 最中にAGP106を介して、図2に示すASIC108のPCI-CONFI Gレジスタ201をアクセスし、ベースアドレスレジスタ(以下BAR0と略す)202とベースアドレスレジスタ(以下BAR1と略す)203を設定し、A SIC108のAGPデバイスとしての初期化を完了する。ASIC108のA GPデバイスとしての初期化が完了すると、ASIC108の内部レジスタをア クセスすることができる。内部レジスタの中には図3に示しているようなAGP MEMBASEレジスタ301とLOCALMEMBASEレジスタ302があ り、AGPMEMBASEレジスタ301は図4に示すAGPのメモリ空間40 4がASIC内のどのアドレスにマッピングされるか設定され、LOCALME MBASEレジスタ302はASIC108が直接管理しているメモリ107を どこにマッピングするか設定する。AGPMEMBASEレジスタ301にはア ドレス412が設定され、LOCALMEMBASEレジスタ302にはアドレ ス411が設定される。

[0015]

マッピングが完了するとメモリマップは図4に示すようになる。CPUから見

た場合、システムメモリはMEM-P405の位置に存在し、その上にAGPの メモリ空間404がマッピングされる。AGPのメモリ空間404の設定はNB 103のレジスタに設定する。それより、上位のアドレスにはPCI空間にマッ ピングされたレジスタが見える。内部レジスタ空間403とPCIのメモリ空間 402とPCI I/O空間401は図6のPCI CONFIG空間603の BAR0202で設定される。ASIC108の管理下にあるメモリMEM-C 107はBAR1203で設定され、CPU102からPCI経由でアクセスす ることができる。BAR0202に設定されるベースアドレスは内部レジスタ4 08の先頭を意味しており、PCIのメモリ空間407とPCI I/O空間4 06はベースアドレスに対するオフセットで固定的に定義される。PCIのメモ リ空間407をCPU102がアクセスするとそのライトアクセスはポストされ 、CPU102は解放されて、次の仕事にかかることができる。そのライトアク セスは2nd-PCI109の同じアドレスのPCIのメモリ空間415にライ トされる。PCI I/O空間406に対するライトアクセスも同様に2nd-PCI109のPCI I/O空間416に対してライトされる。また、CPU 102がPCIのメモリ空間402をリードアクセスすると、そのアクセスはN B103でAGPアクセスに変換され(PCIの66MHz相当)、ASIC1 08のPCIのメモリ空間407をリードアクセスする。ASIC108は2n d-PCI109のPCIのメモリ空間415をアクセスするがデータをリード するまでには時間がかかるので、一旦CPU102からのAGPアクセスに対し て、リトライを返す。NB103はリトライ信号を受け取るとまた、リードアク セスを繰り返す。ASIC108が2nd-PCI109から、データをリード。 して、データが用意できると、データをNB103に返す。NB103はCPU 102でデータを渡して、そのトランザクションは完了する。2nd-PCI1 09に接続されるエンジン110にはPCI-CONFIGレジスタが存在し、 そのベースアドレスをPCIのメモリ空間415内のどこかにマッピングするこ とでエンジン110のエンジンPCIレジスタをアクセスできるようになる。エ ンジン110からアクセスするために、ASIC108の2nd-PCI109 側にもPCI-CONFIGレジスタが存在する。NB103のAGP空間40

4をアクセスするためのベースレジスタ、ASIC108の管理下のメモリME M-C410をアクセスするためのベースレジスタ、ASIC108の画像入力用DMACの入力アドレスを設定するためのベースレジスタ、ASIC108の画像出力用DMACの出力アドレスを設定するためのベースレジスタなどがある。この作業はすべて初期化のプロセスで行われる。

[0016]

マッピングが終了すると図4のようになり、CPU102はメモリマップに従 ってアクセスすることができるようなる。また、エンジン110は図5のような メモリマップに従って、メモリをアクセスすることができるようになる。エンジ ン110も電源投入後、自己診断などを行い、CPU102によるマッピングを 待っている。初期化終了とともにエンジン110もCPU102と通信すること が可能になる。コントローラ101では、ソフトウエアの初期化が行われ、完了 すると操作部111にプリント可能である旨のメッセージが表示され、ホストか らのデータ受信に備えて待機状態になる。ASIC108はホストと接続するた めのなんらかのI/Fを保有し、例えばネットワークだったり、IEEE139 4 だったり、USBだったりする。データの受信が始まると送られてきたデータ を順次解釈し、MEM-P104の上に描画を開始する。描画が完了するとエン ジン110にコマンドを送って、描画した絵を取りにくるように指示を出す。C PU102はMEM-P104のデータをAGP404の空間に見せるためにN B103の内部レジスタを操作し、メモリ上のテーブルを書き換えて、エンジン - 110からAGP空間414に見えるように設定する。エンジン110は描画さ れた絵があるバッファの先頭アドレスをもらい、エンジン110内部のDMAC に起動をかけて、AGP414を通してMEM-P405の絵を読み出す。この とき、ASIC108は2nd-PCIに対してはターゲット動作をし、AGP 106を介してはマスターの動作をする。エンジン110は内部で生成されるタ イミングによって絵を読み出す。

[0017]

次に、エンジンの動作を説明する。図1のエンジン110は図7に示すタイミングを用意している。エンジン110は出力する用紙サイズ701に応じて副走

査方向の有効領域FGATE702と主走査方向の有効領域LGATE703と各主走査ラ インの先頭でラインの開始をあらわすLSYNC704という信号を用意する。エン ジン110は印字指令を受けると紙を搬送し、同時にFGATE702を作り出して 、FAGTE702がアサートされる数LSYNC704時間前に絵を内部に持っているバ ッファに読み込むために、転送を開始する。図8に示すようにLSYNC801の立 ち上がりのタイミングでデータ転送要求DREQ802をアサートし、1ライン分の DATA 8 0 3 転送を完了する。各LSYNC 8 0 1 に同期して 1 ライン分のデータ転送 は行われる。2nd-PCI109上ではXREQ804がアサートされ、バスの使 用が許可されるとXGNT805がアサートされ、PCIの1トランザクション80 6が行われる。PCIのトランザクションを繰り返して1ライン分のデータ転送 が完了する。PCIの1トランザクション806はバースト転送である。PCI の信号はPCICLK807の立ち上がりに同期している。バスの使用許可がもらえる とバスマスタであるエンジン110はXFRAMEをアサートし、同時にアドレスAD [3 1:0] 812とコマンドCBE [3:0] 813を発行する。ASIC108は自分のPC I-CONFIGのベースアドレスレジスタにエンジン110が出したアドレスA D[31:0] 8 1 2 がヒットするとXDEVSEL 8 O 9 をアサートする。もし、エンジン 1 10がデータを受け取ることが可能であれば、XDEVSEL809のアサートを確認 してから、XIRDY810をアサートし、データの受け取りが可能なことをターゲ ットであるASIC108に教える。ASIC108はコマンドCBE[3:0]813 に対してデータが用意できていれば、XTRDY811をアサートしてデータをバス に乗せる。その後はPCICLK807に同期して、データがあれば1クロックあたり 1データを連続で転送する。最後のデータの1クロック前にバスマスタであるエ ンジン110はXFRAME807をネゲートし、次のデータがこのトランザクション の最後のデータであることを示す。データ転送完了後、ASIC108はXDEVSE L809とXTRDY811をネゲートする。エンジン110はXTRDY810をネゲー トして、トランザクションを完了する。なお、エンジンの内部構造を図9に示し 、搬送系は省略してある。

[0018]

図10は本発明の第1の実施例に係る画像処理装置の構成を示すブロック図で

ある。同図において、図1と同じ参照符号は同じ構成要素を示す。同図に表示はされていないがプログラムはNB103とSB105の間のバス上にROMを用意してそれに格納してある。そこから、MEM-P104に読み出して、プログラムを実行する。MEM-P104にはプログラムとデータと描画用のページバッファ114が確保される。CPU102は、ホストI/F113から描画命令を受け取り、ページバッファ114に描画する。描画が完了したら、エンジン110に出力命令を発行する。エンジン110はASIC108を経由して、AGP106を通って、MEM-P104のページバッファ114の画像データを読み出す。そのため、構成が従来方式に近くなり、非常に簡単になる。

[0019]

図11は本発明の第2の実施例に係る画像処理装置の構成を示すブロック図である。図10と同じ参照符号は同じ構成要素を示す。CPU102は、ホストI/F113から描画命令を受け取り、ページバッファ114に描画する。描画が完了したら、ASIC108のDMACを使って、MEM-P104からMEM-C107へ画像を転送する。転送が完了したら、エンジン110に出力命令を発行する。エンジン110はASIC108を経由して、MEM-C107のページバッファ115の画像データを読み出す。AGP106を経由したMEM-P104へアクセスは応答性が悪いため、高速なエンジン110に画像データの読み出しを間に合わせるために、一旦、MEM-C107に蓄積する。

[0020]

図12は本発明の第3の実施例に係る画像処理装置の構成を示すブロック図である。図11と同じ参照符号は同じ構成要素を示す。CPU102は、ホストI/F113から描画命令を受け取り、ページバッファ114に描画する。描画が完了したら、ASIC108の圧縮器117を使って、MEM-P104のページバッファ114から画像を読み出してMEM-C107へ圧縮符号116を書き出す。圧縮が完了したら、圧縮符号116を読み出して、伸長器118を使って伸長し、画像をページバッファ115へ書きもどす。その後、エンジン110に出力命令を発行する。エンジン110はASIC108を経由して、MEM-C107のページバッファ115の画像データを読み出す。AGP106を経由

したMEM-P104ヘアクセスは応答性が悪いため、高速なエンジン110に 画像データの読み出しを間に合わせるために、一旦、MEM-C107に蓄積す る。蓄積枚数を増やすために圧縮して、蓄積し、出力に必要なタイミングで伸長 する。

[0021]

図13は本発明の第4の実施例に係る画像処理装置の構成を示すブロック図である。図12と同じ参照符号は同じ構成要素を示す。CPU102は、ホストI/F113から描画命令を受け取り、ページバッファ114に描画する。描画が完了したら、CPUがプログラムで、MEM-P104のページバッファ114から画像を読み出してMEM-P104へ圧縮し、圧縮符号を書き出す。圧縮が完了したら、エンジン110に出力命令を発行する。エンジン110が画像を読み出そうとするとASIC108の伸長器118は、MEM-P104の符号119を読み出し、伸長された画像データをエンジン110へ渡す。AGP106を経由したMEM-P104へアクセスは応答性が悪いため、高速なエンジン110に画像データの読み出しを間に合わせるために、一旦、MEM-P104に圧縮し、圧縮符号として蓄積する。AGP106を経由して読み出すデータ量が少なくても、伸長後は画像データが膨らむため、高速なエンジン110に間に合うタイミングで画像データを渡すことができる。

[0022]

図14は本発明の第5の実施例に係る画像処理装置の構成を示すブロック図である。図13と同じ参照符号は同じ構成要素を示す。CPU102は、ホストI /F113から描画命令を受け取り、ページバッファ114に描画する。描画が完了したら、CPUがプログラムで、MEM-P104のページバッファ114 から画像を読み出してMEM-P104へ圧縮し、符号119を書き出す。圧縮が完了したら、ASIC108のDMACを使って、MEM-P104の符号120をMEM-C107へ転送し、蓄積する。その後、エンジン110に出力命令を発行する。エンジン110が画像を読み出そうとするとASIC108の伸長器118は、MEM-C107の符号116を読み出し、伸長された画像データをエンジン110へ渡す。AGP106を経由したMEM-P104へアクセ

スは応答性が悪いため、高速なエンジン110に画像データの読み出しを間に合わせるために、一旦、MEM-P104に圧縮し、符号119として蓄積する。 AGP106を経由して読み出すデータは符号なので、MEM-C107への転送量が少なくて済む。また、MEM-C107から伸長後は画像データが膨らむため、高速なエンジン110に間に合うタイミングで画像データを渡すことができる。

[0023]

図15は本発明の第6の実施例に係る画像処理装置の構成を示すブロック図で ある。図14と同じ参照符号は同じ構成要素を示す。CPU102は、ホストI **/F113から描画命令を受け取り、ページバッファ114に描画する。描画が** 完了したら、CPUがプログラムで、MEM-P104のページバッファ114 から画像を読み出してMEM-P104へ圧縮し、圧縮符号119を書き出す。 圧縮が完了したら、ASIC108のDMACを使って、MEM-P104の符 号119をMEM-C107へ転送し、圧縮符号116を蓄積する。エンジン1 10への出力に先立って、符号116を伸長器118を使って、ページバッファ 115に伸長する。その後、エンジン110に出力命令を発行する。エンジン1 10はページバッファ115から画像を読み出す。AGP106を経由したME M-P104へアクセスは応答性が悪いため、高速なエンジン110に画像デー タの読み出しを間に合わせるために、一旦、MEM-P104に圧縮し、符号1 20として蓄積する。AGP106を経由して読み出すデータは符号なので、M EM-C107への転送量が少なくて済む。また、エンジン110が高速である 場合、伸長器118の伸長速度が間に合わず、伸長と同時にエンジン110にデ ータを渡すことができず、画像が乱れてしまう不具合が起きてしまう。そのため 、伸長器118の伸長速度より高速にデータを読み出すことができるように、M EM-C107から直接、画像データを読み出すことで、高速なエンジン110 に間に合うタイミングで画像データを渡すことができる。

[0024]

なお、本発明は上記実施例に限定されるものではなく、特許請求の範囲内の記載であれば多種の変形や置換可能であることは言うまでもない。

[0025]

【発明の効果】

以上説明したように、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。そして、このメモリを描画用メモリとし、描画用メモリに描画し、描画用メモリから読み出した画像を直接エンジンに転送する。よって、簡単なハード構成で高速なエンジンにも対応できる。

[0026]

また、他の発明としての画像処理装置は、少なくともグラフィックスポートと 周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側 にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そ して、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポート を挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、 描画用メモリから読み出した画像をグラフィックスポートを通してローカルメモ リに蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって 、描画用メモリからローカルメモリに画像を転送することにより、高速なエンジンにも対応することができる。

[0027]

更に、他の発明としての画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUからグラフィックスポートを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、描画用メモリから読み出した画像をグラフィックスポートを通して圧縮器を経由してローカルメモリに圧縮符号を蓄積する。ローカルメモリから読み出した圧縮符号を替付する。ローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をローカルメモリに蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって、メモリの使用効率を上げることができ、高速なエンジンにも対応できる。

[0028]

また、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。そして、メモリを描画用メモリとし、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。グラフィックスポートを通してローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接転送する。よって、高速なエンジンにも対応できる。

[0029]

更に、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。DMAコントローラにより描画用メモリから読み出した圧縮符号をするし、ローカルメモリに転送し、ローカルメモリに圧縮符号を蓄積し、ローカルメモリから読み出した圧縮符号を伸長器を通して画像に伸長し、伸長した画像をエンジンに直接転送する。よって、高速なエンジンにも対応できる。

[0030]

また、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んで両側にメモリを有する。そして、CPU側のメモリを描画用メモリとし、CPUから描画用メモリを挟んで存在するメモリをローカルメモリとしたとき、描画用メモリに描画し、CPUによりソフトウエアで圧縮して描画用メモリに蓄積する。グラフィックスポートを通して描画用メモリから読み出した圧縮符号を伸長器を通して画像に伸長し、ローカルメモリに画像を蓄積し、ローカルメモリから読み出した画像をエンジンに転送する。よって、高速なエンジンにも対応できる。

【図面の簡単な説明】

【図1】

本発明の画像処理装置の構成を示すブロック図である。

【図2】

PCI-CONFIGレジスタの構成を示す図である。

【図3】

DMAC用空間ベースの構成を示す図である。

【図4】

図1のメモリのメモリマップを示す図である。

【図5】

図1の2nd PCI空間のマッピング構成を示す図である。

【図6】

図1のASICの構成を示すブロック図である。

【図7】

図1のエンジンにおける読出しタイミングを示すタイムチャートである。

【図8】

PCIの転送タイミングを示すタイムチャートである。

【図9】

図1のエンジンの概略構成を示すブロック図である。

【図10】

本発明の第1の実施例に係る画像処理装置の構成を示すプロック図である。

【図11】

本発明の第2の実施例に係る画像処理装置の構成を示すブロック図である。

【図12】

本発明の第3の実施例に係る画像処理装置の構成を示すブロック図である。

【図13】

本発明の第4の実施例に係る画像処理装置の構成を示すブロック図である。

【図14】

本発明の第5の実施例に係る画像処理装置の構成を示すブロック図である。

【図15】

特2001-068304

本発明の第6の実施例に係る画像処理装置の構成を示すブロック図である。

【図16】

従来の画像処理装置の構成を示すブロック図である。


【符号の説明】

- 101;コントロール、102;CPU、103;NB、
- 104; MEM-P, 105; SB, 106; AGP,
- 107; MEM-C, 108; ASIC, 109; 2nd PCI,
- 110; エンジン、111; 操作部、112; HD、113; ホストI/F、
- 114, 115;ページバッファ、117;圧縮器、118;伸長器。


【書類名】

図面

【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



8

【書類名】

要約書

【要約】

【課題】 本発明は、高速なエンジンにも対応可能な画像処理装置を提供することを目的とする。

【解決手段】 本発明の画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでCPU側にメモリを有する。このメモリを描画用メモリとし、描画用メモリに描画し、描画用メモリから読み出した画像を直接エンジンに転送する。よって、高速なエンジンにも対応できる

【選択図】

図10

出願人履歴情報

識別番号

[000006747]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー